Pat
J-GLOBAL ID:200903002136574084
位相ロックループ回路
Inventor:
Applicant, Patent owner:
Agent (1):
網野 誠 (外2名)
Gazette classification:公開公報
Application number (International application number):1993095045
Publication number (International publication number):1995111452
Application date: Mar. 31, 1993
Publication date: Apr. 25, 1995
Summary:
【要約】【目的】 高速で、低消費電力な回路規模の小さな位相ロックループを構成できる。【構成】 1クロック毎に減算を基本とした動作する減算形分周器あるいは1クロック毎に1加算を基本としている加算形分周器で第二の出力として加減算途中結果の出力も持つ分周器3を構成し、数値比較器4で分周器3の第二の出力と数値Aとの数値比較結果の論理値から分周器2の分周比選択に必要な論理制御信号を生成して分周器2に提供している。設定値の変更直後に発生する遅延防止のために分周器3、分周器6および位相検出器にリセット信号を供給して強制的に初期化動作を実行する。
Claim (excerpt):
位相ロックループを構成する入力電圧で可変する電圧制御発振器1、数値比較器4からの制御信号の状態で予め設定された二つの分周比が選択される可変分周器2、予め外部から設定された数値Nを基数とした分周を実行する第一と第二の出力を持つ分周器3、および、分周器3の第二の出力である分周の途中結果の内容と予め外部から設定された数値Aとを比較する数値比較器4を備える位相ロックループ分周回路、リセット入力を持つ基準信号分周回路であって、分周した二つの出力信号として位相検出器5に供給する機能を具備することを特徴とする位相ロックループ回路。
IPC (2):
FI (2):
H03L 7/10 A
, H03L 7/10 G
Patent cited by the Patent: