Pat
J-GLOBAL ID：200903002175646467

センシングノード用プリチャージ電圧を選択的に変更する機能を有するフラッシュメモリ装置及びその読出し動作方法

Inventor：
朴 成濟

About 朴 成濟


Applicant, Patent owner：
株式会社ハイニックスセミコンダクター

About 株式会社ハイニックスセミコンダクター


Agent (2)： 長谷 照一 ,  神谷 牧
Gazette classification：公開公報
Application number (International application number)：2006310739
Publication number (International publication number)：2007265594
Application date： Nov. 16, 2006
Publication date： Oct. 11, 2007
Summary：
【課題】フラッシュメモリ装置において、センシングライン相互間の信号干渉を減少させることにより、読出し動作におけるセンシング誤りを減らす。【解決手段】フラッシュメモリ装置は、メモリセルアレイと、プリチャージ電圧発生器と、複数のページバッファとを備えてなる。メモリセルアレイは、複数のワードラインと、複数のビットラインをそれぞれ共有する複数のメモリセルを含む。プリチャージ電圧発生器は、選択制御信号に応答して、第1電圧及び第2電圧のいずれか一つをプリチャージ電圧として出力する。複数のページバッファは、複数のビットラインの少なくとも一対のビットラインごとに一つずつ連結され、プリチャージ制御信号に応答してセンシングラインをプリチャージ電圧でそれぞれプリチャージする。読出し動作時には、センシングノード用プリチャージ電圧を選択的に変更する。【選択図】図2
Claim 1：
複数のワードラインと複数のビットラインをそれぞれ共有する複数のメモリセルを含むメモリセルアレイと、 選択制御信号に応答して、第1電圧及び第2電圧のいずれか一つをプリチャージ電圧として出力するプリチャージ電圧発生器と、 上記複数のビットラインの少なくとも一対のビットラインごとに一つずつ連結され、プリチャージ制御信号に応答してセンシングラインを上記プリチャージ電圧でそれぞれプリチャージする複数のページバッファとを備えてなり、 上記フラッシュメモリ装置の検証読出し動作またはノーマル読出し動作時に、上記複数のページバッファのそれぞれは、上記少なくとも一対のビットラインのうちの一つを通して上記複数のメモリセルのうちの一つから上記センシングラインのうちの一つに伝達される読出しデータをセンシングする フラッシュメモリ装置。
IPC (3)：
G11C 16/06 ,  G11C 16/02 ,  G11C 16/04
FI (4)：
G11C17/00 634B ,  G11C17/00 634G ,  G11C17/00 613 ,  G11C17/00 622E
F-Term (14)：
5B125BA01 ,  5B125CA15 ,  5B125CA30 ,  5B125DA03 ,  5B125DB08 ,  5B125DC08 ,  5B125EA05 ,  5B125EC09 ,  5B125ED09 ,  5B125EE12 ,  5B125EE19 ,  5B125EG02 ,  5B125EG18 ,  5B125FA02
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM