Pat
J-GLOBAL ID:200903002191615431

半導体接続用基板

Inventor:
Applicant, Patent owner:
Agent (1): 瀧野 秀雄
Gazette classification:公開公報
Application number (International application number):1998025696
Publication number (International publication number):1999224915
Application date: Feb. 06, 1998
Publication date: Aug. 17, 1999
Summary:
【要約】【課題】 半導体接続用基板の作成費用や作成時間を低減し、高い生産性や部品の共用化を実現すること。【解決手段】 半導体ベアチップ11を表面実装するための半導体接続用基板10において、外部と電気的コンタクトを行うために半導体ベアチップ11上に設けられた複数の電極パッド20,...,20に対して所定の対応関係を維持した状態で、半導体ベアチップ11の搭載面11Aの各辺11B,...,11Bに沿うと共に、搭載辺11B,...,11Bに略垂直方向に所定寸法だけ細長い電極形状を有する複数の接続用電極30,...,30が形成され、複数の接続用電極30,...,30の各々が、半導体ベアチップ11の表面実装時に、対応関係に従った電極パッド20,...,20と導電性接続手段40を介して接続される構成とする。
Claim (excerpt):
半導体ベアチップを表面実装するための半導体接続用基板において、外部と電気的コンタクトを行うために半導体ベアチップ上に設けられた複数の電極パッドに対して所定の対応関係を維持した状態で当該半導体ベアチップの搭載面の各辺に沿うと共に、当該搭載辺に略垂直方向に、少なくとも半導体ベアチップよりも外側にはみ出す程度の所定寸法だけ細長い電極形状を有する複数の接続用電極が形成され、当該複数の接続用電極の各々が、当該半導体ベアチップの表面実装時に、当該対応関係に従った当該電極パッドと導電性接続手段を介して接続されることを特徴とする半導体接続用基板。
IPC (2):
H01L 23/12 ,  H01L 21/60 311
FI (2):
H01L 23/12 W ,  H01L 21/60 311 S
Patent cited by the Patent:
Cited by examiner (3)
  • 特公平4-026547
  • 特開平4-026547
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平8-053948   Applicant:株式会社リコー

Return to Previous Page