Pat

J-GLOBAL ID：200903002325820592

組合せ回路の解析阻止方法およびシステム

Inventor： フランシスコ・コレーラ
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995214759
Publication number (International publication number)：1996102656
Application date： Aug. 23, 1995
Publication date： Apr. 16, 1996
Summary：

【要約】【課題】 回路の機能を保持しながら、組合せ回路の設計を変更することによって、組合せ回路の解析を阻止するシステムおよび方法を提供する。【解決の手段】 方法は、尖細集合を形成する1つ以上の接続を選択することにより開始される。尖細集合が一旦選択されると、尖細集合内の選択された接続のソースまたはデスティネーションである少なくとも全要素を含むサブ回路を、同じ機能を有する置換回路で置換する。このようにして、要素を変更して、元の回路のリバース・エンジニアリングを阻止することができる。

Claim (excerpt)：

1つ以上の要素入力および1つ以上の要素出力を有する要素と、要素出力または1次入力であるソースおよび要素入力または1次出力であるデスティネーションを有する接続と、1次入力と、1次出力とからなる組合せ回路の機能を保持しながら、組合せ回路の設計を変更することによって、組合せ回路の解析を阻止する方法であって、a.尖細集合を形成する1つ以上の接続を選択するステップを含み、尖細集合内の接続のデスティネーション要素から、尖細集合内の同じ接続または異なる接続のソース要素への有向パスがなければ、接続の集合は尖細であり、有向パスは、最終でない各パス要素が次のパス要素への接続のソースであるような、要素のシーケンスであり、b.選択された接続のソースまたはデスティネーションである少なくとも全要素を含むサブ回路を、同じ機能を有する置換回路で置換するステップを含む、組合せ回路の解析阻止方法。