Pat

J-GLOBAL ID：200903002440504033

セル遅延付加回路

Inventor： 長 井 哲 也 ,  山 崎 克 之
Applicant, Patent owner： 松下電器産業株式会社 ,  国際電信電話株式会社
Agent (1)： 蔵合 正博
Gazette classification：公開公報
Application number (International application number)：1992183985
Publication number (International publication number)：1994030023
Application date： Jul. 10, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【目的】 非同期転送モード用の通信機器等において、入力セルそれぞれに対し任意の遅延を容易に与えることができるようにする。【構成】 入力されたセルに対し、遅延量発生回路1から得られる付加すべき遅延量dyと時計回路2の発生する現在時刻tmとの和からタイムスタンプtsを求め、このタイムスタンプtsと入力したセルをセルバッファ4に書き込む。読み出し側では、比較器5がセルバッファ4から一つのタイムスタンプts’を読み出し、現在時刻tmがタイムスタンプts’以上になったことを検出したときにセル出力イネーブル信号ceを出力して、セルバッファ4からセルを出力させる。

Claim (excerpt)：

セルを受信する毎にそのセルに付加すべき遅延量を発生する遅延量発生手段と、現在時刻を発生する時計と、前記遅延量発生手段の出力値と前記時計の出力値との和を求めてタイムスタンプとして出力する加算手段と、セル受信毎にセルと前記加算手段からのタイムスタンプとを対応させて並行に取り込んで次に出力するセルに対応したタイムスタンプを出力するセルバッファと、前記時計の出力値と前記セルバッファの出力値とを比較して前記時計から受け取る現在時刻の値が前記セルバッファから受け取るタイムスタンプの値以上になったときに前記セルバッファにセルの出力を指示する比較手段とを備えたセル遅延付加回路。