Pat

J-GLOBAL ID：200903002441453840

超小形集積電子デバイスにおける両面貫通接触の形成方法及び本方法で形成された超小形集積電子デバイス

Inventor： ウバルド マストロマッテオ ,  ブルーノ ムラーリ
Applicant, Patent owner： エスティーマイクロエレクトロニクス ソチエタ レスポンサビリタ リミテ
Agent (1)： 石田 敬 (外4名)
Gazette classification：公開公報
Application number (International application number)：1998330573
Publication number (International publication number)：1999251320
Application date： Nov. 20, 1998
Publication date： Sep. 17, 1999
Summary：

【要約】【課題】 本発明の目的は、ウェハの背面に配置されるべきコンタクトパッドを可能にする方法を提供することにある。【解決手段】 本発明の工程は、半導体材料の本体(1)の裏面から貫通孔(12)を形成する段階と、前記貫通孔の側壁を覆う電気的な絶縁材料からなるホール絶縁層(15)を形成する段階と、ホール内部でホール絶縁層を覆う導電性材料からなる貫通接触領域(16)を形成する段階と、前記ホール接触領域を覆う保護層を形成する段階と、貫通接触領域(16)及び電子的構成要素(3)の上又は間の本体(1)の上面(5)の頂部に伸長する接続構造(25)を形成する段階とを備えて構成される。

Claim (excerpt)：

上面(5)と下面(10)を持つ半導体材料の本体(1)に集積された電子的構成要素(3)を形成するステップを備えた超小形集積電子デバイスにおける前記上面と下面を貫通する両面貫通接触を形成する方法において、前記本体(1)に貫通孔(12)を形成する段階と、前記貫通孔の側壁を覆い、電気的絶縁材料で構成されたホール絶縁層(15)を形成する段階と、側面で前記ホール絶縁層を覆い、かつ前記本体(1)の前記下面(10)の頂部に伸長する少なくとも1つの部分(21)を持ち、導電材料で構成される貫通接触領域(16)を形成する段階と、前記ホールのための保護層(22)を形成する段階と、前記貫通接触領域(16)と前記電子的構成要素(3)との電気的な接触のために、前記本体の前記上面(5)の頂部に伸長する接続構造(25)を形成する段階と、を具備する超小形集積電子デバイスにおける両面貫通接触の形成方法。

FI (2)：

H01L 21/88 T ,  H01L 21/88 J