Pat

J-GLOBAL ID：200903002448855757

半導体記憶装置の試験方法

Inventor： 斎藤 賢孝 ,  助川 俊一 ,  佐伯 亮 ,  鈴木 幸英
Applicant, Patent owner： 日本テキサス・インスツルメンツ株式会社 ,  株式会社日立製作所
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1995239696
Publication number (International publication number)：1997091993
Application date： Sep. 19, 1995
Publication date： Apr. 04, 1997
Summary：

【要約】【課題】ワード線リークチェックテストは、1度のテストサイクルに所定の放置時間が必要であることから、テストに非常に時間がかかる。【解決手段】まず、所定の行アドレスを入力しながらRAS信号をアクティブにし、ワード線22をVppレベルにドライブす。次に、CAS信号をアクティブにするタイミングで、電圧供給源をワード線22から切り離し、ワード線22をフローティング状態にする。なお列アドレスのある特定の2ビットを無視し、その特定の2ビットを除いたアドレスでY選択信号線23をデコードする。これにより、4本のY選択信号線23が同時的にアクティブ状態になる。この状態を所定時間T維持したのちの時、ディレイドライト動作を行い、その後正確にデータがメモリセル24に記憶されたか否かをチェックする。

Claim (excerpt)：

複数のメモリセルが実質的にマトリクス状に配置され、該マトリクスに対応して実質的に格子状に配されたワード線およびY選択信号線により所望のメモリセルを選択し、データの読み出しおよび書き込みを行う半導体記憶装置の試験方法であって、選択された任意のワード線に対して電圧供給源から所望の電圧を印加し、前記電圧印加後、前記電圧供給源と前記ワード線との電気的接続を解除し、所定時間経過後、複数のY選択信号線により複数のメモリセルを同時的に選択状態として当該複数のメモリセルに同時的にデータを書き込み、その後、データの書き込まれた前記メモリセルのデータを読み出し、該読み出しデータをチェックする半導体記憶装置の試験方法。

IPC (2)：

G11C 29/00 303 ,  G11C 11/401

FI (2)：

G11C 29/00 303 A ,  G11C 11/34 371 A