Pat
J-GLOBAL ID:200903002495249687

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 最上 健治
Gazette classification:公開公報
Application number (International application number):1992154149
Publication number (International publication number):1993326847
Application date: May. 22, 1992
Publication date: Dec. 10, 1993
Summary:
【要約】【目的】 多層配線を有し半導体素子と抵抗素子とを備えた半導体装置の製造方法において、マスクの変更や抵抗値確認用のウェハの試作を必要とすることなく、ばらつきの小さい高精度の抵抗素子を形成する。【構成】 P型基板1上にバイポーラトランジスタを形成したのち絶縁膜9を形成し、該絶縁膜9にコンタクト穴を開口して第1Al配線層10を形成し回路を構成する。次いで絶縁膜11を形成したのち、スパッタリングによりTa膜を積層しパターニングしてマッチング抵抗素子12を形成する。次に絶縁膜11にビアホールを開口して第2Al配線層13を形成したのち、パッシベーション膜14を形成する。これによりマッチング抵抗素子12はトランジスタを形成するための熱工程に影響されず、抵抗値のばらつきは低減される。
Claim (excerpt):
多層配線を有し半導体素子と抵抗素子とを備えた半導体装置の製造方法において、前記抵抗素子を1層目配線の形成工程後に形成することを特徴とする半導体装置の製造方法。

Return to Previous Page