Pat

J-GLOBAL ID：200903002532427752

電力用変換器のゲート装置

Inventor： 内野 廣 ,  金 宏信
Applicant, Patent owner： 芝府エンジニアリング株式会社 ,  株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：2000282191
Publication number (International publication number)：2002095266
Application date： Sep. 18, 2000
Publication date： Mar. 29, 2002
Summary：

【要約】【課題】ノイズによる誤ゲートパルスを防止して信頼性を高めること。【解決手段】複数個の半導体スイッチング素子を備えて構成されるNPC変換器4における、半導体スイッチング素子のゲートパルス信号であるオン・オフ信号を発生するゲート信号発生回路1と、ゲート信号発生回路1から出力されるゲートパルス信号を入力とし、当該ゲートパルス信号に対し半導体スイッチング素子のスイッチング時間を確保するように加工を施してNPC変換器のゲート回路3に与えるゲートロジック回路2と、ゲート信号発生回路1とゲートロジック回路2との間に設けられ、NPC変換器4の各アームの半導体スイッチング素子の不適合なゲートパルスパターン信号の組合わせを除去する不適合ゲートパターン除去回路5とを備える。

Claim (excerpt)：

複数個の半導体スイッチング素子を備えて構成されるNPC(中性点クランプ)変換器における、前記半導体スイッチング素子のゲートパルス信号であるオン・オフ信号を発生するゲート信号発生回路と、前記ゲート信号発生回路から出力されるゲートパルス信号を入力とし、当該ゲートパルス信号に対し前記半導体スイッチング素子のスイッチング時間を確保するように加工を施して前記NPC変換器のゲート回路に与えるゲートロジック回路と、前記ゲート信号発生回路と前記ゲートロジック回路との間に設けられ、前記NPC変換器の各アームの半導体スイッチング素子の不適合なゲートパルスパターン信号の組合わせを除去する不適合ゲートパターン除去回路と、を備えて成ることを特徴とする電力用変換器のゲート装置。

IPC (2)：

H02M 7/48 ,  H02M 1/08

FI (3)：

H02M 7/48 Q ,  H02M 7/48 M ,  H02M 1/08 Z

F-Term (15)：

5H007AA01 ,  5H007AA06 ,  5H007CA03 ,  5H007CB05 ,  5H007CC04 ,  5H007CC06 ,  5H007CC14 ,  5H007DB03 ,  5H007DB07 ,  5H740BA01 ,  5H740BB05 ,  5H740BB08 ,  5H740BB09 ,  5H740JA25 ,  5H740NN01