Pat

J-GLOBAL ID：200903002532614110

キャッシュメモリ制御方式

Inventor： 山本 伸夫
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992278344
Publication number (International publication number)：1994131264
Application date： Oct. 16, 1992
Publication date： May. 13, 1994
Summary：

【要約】【構成】アドレス変換を制御するマッピング制御部にマッピングの削除を検出するためのマッピング削除検出手段13aと、マッピングが削除される領域のキャッシュメモリ上のデータを破棄制御するためのキャッシュ破棄制御手段14aで構成される。【効果】マッピング削除と連動して自動的にマッピングが削除される領域のデータが占めるキャッシュメモリを破棄制御することにより、オペレーティングシステムに負担を掛けることなくキャッシュメモリの効率的な利用が可能となる。

Claim (excerpt)：

CPUとメモリの間にキャッシュメモリを備え、論理アドレスから物理アドレスへのアドレス変換機構を具備する計算機装置において前記論理アドレスから前記物理アドレスへのマッピングの削除を検出するマッピング削除検出手段と、マッピング削除が行われた領域のデータを保持するキャッシュメモリに対してキャッシュ破棄制御を行うキャッシュ破棄制御手段とを備え、前記キャッシュメモリ上のデータの破棄制御をマッピングの削除に連動して自動的に行うことにより、前記キャッシュメモリを効率的に利用することを特徴とするキャッシュメモリ制御方式。

IPC (2)：

G06F 12/10 ,  G06F 12/08