Pat

J-GLOBAL ID：200903002563068599

半導体パツケージ

Inventor： 田淵 晴彦
Applicant, Patent owner： 富士通株式会社
Agent (1)： 福島 康文
Gazette classification：公開公報
Application number (International application number)：1991296042
Publication number (International publication number)：1993136439
Application date： Nov. 12, 1991
Publication date： Jun. 01, 1993
Summary：

【要約】【目的】半導体チップ、例えばフォトダイオードなどのような受光素子、半導体レーザなどの発光素子などを気密封止する半導体パッケージに関し、高周波損失が少なく、かつ複数の受光素子を薄型のパッケージに気密封止できる半導体パッケージを実現することを目的とする。【構成】半導体チップ6を貼り付けるための板状金属ブロック1に長孔1bを開け、その中に、セラミック等の誘電体物質の表面にストライプパターン12を有するストリップライン線路板21を挿通して気密に固定することによって、金属ブロック1とストリップライン線路板21を直交させ、該ストリップライン線路板21のストライプパターン12の先端に、ストリップラインの信号伝達方向と直角方向のワイヤボンディング面19、20aを形成する。

Claim (excerpt)：

半導体チップ(6) を貼り付けるための板状金属ブロック(1)と、セラミック等の誘電体物質の表面にストライプパターン(12)を有するストリップライン線路板(21)とを有し、該板状金属ブロック(1) に開けられた長孔(1b)にストリップライン線路板(21)を挿通して気密に固定することによって、金属ブロック(1) とストリップライン線路板(21)を直交させ、該ストリップライン線路板(21)のストライプパターン(12)の先端に、ストリップラインの信号伝達方向と直角方向に曲げてL字状のワイヤボンディング面(19)を備えたこと、を特徴とする半導体パッケージ。

IPC (5)：

H01L 31/02 ,  H01L 23/02 ,  H01L 33/00 ,  H01P 5/08 ,  H01S 3/18