Pat

J-GLOBAL ID：200903002575972169

半導体装置

Inventor： 角村 貴昭 ,  寺内 崇 ,  安間 正俊
Applicant, Patent owner： 株式会社ルネサステクノロジ
Agent (6)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
Gazette classification：公開公報
Application number (International application number)：2003143936
Publication number (International publication number)：2004349424
Application date： May. 21, 2003
Publication date： Dec. 09, 2004
Summary：

【課題】キャパシタへの水素の浸透を防止することができる半導体装置を提供する。【解決手段】半導体装置は、半導体基板10と、半導体基板10の上方に形成された第1の水素遮断膜90aと、第1の水素遮断膜90a上に形成された複数のキャパシタ80と、キャパシタ80の上に形成された第2の水素遮断膜90bとを備える。水素遮断膜90aは共通のセルプレート140を含む。共通のセルプレート140の上に第2の水素遮断膜90bが形成されている。半導体装置は、セルプレート140に接続され、キャパシタ80の数よりも少ないプラグ150aをさらに備える。【選択図】 図1

Claim (excerpt)：

半導体基板と、 前記半導体基板上に形成されたメモリセル領域とを備え、 前記メモリセル領域は、前記半導体基板の上方に形成された第1の水素遮断膜と、 前記第1の水素遮断膜上に形成された複数のキャパシタと、 前記複数のキャパシタの上に形成された第2の水素遮断膜とを備え、 前記複数のキャパシタは共通のセルプレートを含み、 前記共通のセルプレートの上に前記第2の水素遮断膜が形成されており、 さらに、一方が前記セルプレートに接続され、他方が前記第2の水素遮断膜上に形成された配線に接続される、前記複数のキャパシタの数よりも少ない数のプラグを備えた、半導体装置。

IPC (3)：

H01L21/8242 ,  H01L27/105 ,  H01L27/108

FI (4)：

H01L27/10 651 ,  H01L27/10 621A ,  H01L27/10 621C ,  H01L27/10 444B

F-Term (21)：

5F083AD21 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083AD56 ,  5F083FR02 ,  5F083JA02 ,  5F083JA06 ,  5F083JA19 ,  5F083JA38 ,  5F083JA40 ,  5F083JA56 ,  5F083KA05 ,  5F083KA19 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR43 ,  5F083PR53