Pat

J-GLOBAL ID：200903002656966635

厚膜回路基板

Inventor： 三浦 浩之
Applicant, Patent owner： 京セラ株式会社
Gazette classification：公開公報
Application number (International application number)：1998215161
Publication number (International publication number)：2000049456
Application date： Jul. 30, 1998
Publication date： Feb. 18, 2000
Summary：

【要約】【課題】 本発明は、スールホール導体に半田接合を行っても、スールホール導体の断線が発生することがない厚膜回路基板を提供する。【解決手段】 本発明は、電子部品素子5が半田接合される表面配線2が形成されたセラミック基板に、該基板の厚み方向に貫く貫通孔41、該貫通孔41の内壁に被着した内壁導体膜42、該内壁導体膜42と表面配線2とを接続するランド電極43とから成るスルーホール導体4を有する厚膜回路基板において、前記貫通孔41内及びランド電極43の内周端部上にガラス充填部材44が充填配置し、該ガラス充填部材44の上面に、ランド電極43に重畳する導体膜45が被覆している。

Claim (excerpt)：

電子部品素子が半田接合される表面配線を被着したセラミック基板に、該基板の厚み方向に貫く貫通孔と、該貫通孔の内壁に被着された内壁導体膜と、該内壁導体膜と前記表面配線とを接続し、該貫通孔の開口周囲に被着形成されたランド電極から成るスルーホール導体を形成した厚膜回路基板において、前記貫通孔内にガラス充填部材を充填配置させるとともに、該ガラス充填部材の上面に、前記ランド電極の外周端部に重畳する表面導体膜を被覆配置させたことを特徴とする厚膜回路基板。

IPC (2)：

H05K 3/42 610 ,  H05K 1/11

FI (2)：

H05K 3/42 610 C ,  H05K 1/11 H

F-Term (5)：

5E317AA24 ,  5E317BB04 ,  5E317CC25 ,  5E317CD27 ,  5E317GG05