Pat

J-GLOBAL ID：200903002659529163

半導体装置およびその製造方法

Inventor： 杉原 浩平 ,  奥村 喜紀 ,  大石 敏之
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998034503
Publication number (International publication number)：1999233610
Application date： Feb. 17, 1998
Publication date： Aug. 27, 1999
Summary：

【要約】【課題】 素子分離領域の素子形成領域への食い込みを抑制し、電界効果型トランジスタの実効的なチャネル幅の減少を防止することが可能な素子分離構造を備えた半導体装置およびその製造方法を提供する。【解決手段】 半導体基板1の主表面には溝4が形成されている。半導体基板1の主表面における素子形成領域を分離し、外側壁を有する分離体5、6、7が、溝4を充填するように形成されている。分離体5、6、7は、外側壁を構成する側壁半導体膜5と、側壁半導体膜5によって囲まれ、溝4を充填する内部絶縁膜6、7とを含む。

Claim (excerpt)：

溝が主表面に形成された半導体基板と、前記溝を充填するように形成され、前記半導体基板の主表面における素子形成領域を分離し、外側壁を有する分離体とを備え、前記分離体は、前記外側壁を構成する側壁半導体膜と、前記側壁半導体膜によって囲まれた、前記溝を充填する内部絶縁膜とを含む、半導体装置。