Pat
J-GLOBAL ID：200903002704393073
薄膜トランジスタの製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998116918
Publication number (International publication number)：1999307780
Application date： Apr. 27, 1998
Publication date： Nov. 05, 1999
Summary：
【要約】【課題】逆スタガ型のTFTの製造において、信頼性の高いTFTを提供すると共に簡便なチャネル掘り込み型TFTの製造方法を提供しその生産性を大幅に向上させる。【解決手段】絶縁基板上にゲート電極、ゲート絶縁膜、半導体薄膜および高濃度不純物を含有する半導体薄膜を順次に積層して形成し、第1のレジストマスクでもって高濃度不純物を含有する半導体薄膜と半導体薄膜とをエッチングし島状の半導体層を形成し、次に、第1のレジストマスクを第2のレジストマスクに加工する。第2のレジストマスクでもって上記島状の半導体層の表面をエッチングしオーミックコンタクト層とチャネル掘込み部とを形成する。次に、第2のレジストマスクを除去し、金属導電膜を全面に堆積しドライエッチングを施してオーミックコンタクト層に接続するソース電極とドレイン電極を形成する。
Claim (excerpt)：
絶縁基板上にゲート電極を形成し前記ゲート電極を被覆してゲート絶縁膜、半導体薄膜および高濃度不純物を含有する半導体薄膜を順次に積層して堆積させる工程と、第1のレジストマスクでもって前記高濃度不純物を含有する半導体薄膜と前記半導体薄膜とをエッチングし島状の半導体層を形成する工程と、前記第1のレジストマスクを加工し第2のレジストマスクにする工程と、前記第2のレジストマスクでもって前記島状の半導体層の表面をエッチングしオーミックコンタクト層とチャネル掘込み部を形成する工程と、前記第2のレジストマスクを除去後、金属導電膜を全面に堆積しドライエッチングを施して前記オーミックコンタクト層に接続するソース電極とドレイン電極とを形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法。
IPC (2)：
H01L 29/786
, H01L 21/336
H01L 29/78 627 C
, H01L 29/78 616 J
, H01L 29/78 617 J
, H01L 29/78 617 M
