Pat
J-GLOBAL ID:200903002726324644
半導体装置及びその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
恩田 博宣
Gazette classification:公開公報
Application number (International application number):1998271972
Publication number (International publication number):2000101035
Application date: Sep. 25, 1998
Publication date: Apr. 07, 2000
Summary:
【要約】【課題】DRAM等の機能回路とロジック回路とを同一半導体基板上に混載する場合であれ、その総配線数の増加を抑制可能な構造を有する半導体装置及びその製造方法を提供する。【解決手段】例えばDRAMとロジック回路とが混載される半導体装置にあって、DRAM領域のビット線9等とロジック回路領域の第1メタル配線M1、DRAM領域のゲート裏打ち配線12等とロジック回路領域の第2メタル配線M2、DRAM領域の第1のキャパシタ蓄積電極15とロジック回路領域の第3メタル配線M3とをそれぞれ共通の配線層として同時形成する。また、DRAM領域のキャパシタ対向電極20等とロジック回路領域の第4メタル配線M4、DRAM領域の第2のキャパシタ蓄積電極25とロジック回路領域の第5メタル配線M5、DRAM領域の電源電圧線28とロジック回路領域の第6メタル配線M6とをそれぞれ共通の配線層として同時形成する。
Claim (excerpt):
機能回路とこの機能回路を利用するロジック回路とが同一半導体基板上に混載される半導体装置において、前記機能回路に形成される配線と前記ロジック回路に形成される配線とがそれぞれ共通の配線層に形成されてなる半導体装置。
IPC (4):
H01L 27/10 461
, H01L 21/768
, H01L 27/108
, H01L 21/8242
FI (3):
H01L 27/10 461
, H01L 21/90 B
, H01L 27/10 681 F
F-Term (37):
5F033AA02
, 5F033BA12
, 5F033BA15
, 5F033BA17
, 5F033CA02
, 5F033CA03
, 5F033CA04
, 5F033CA07
, 5F033FA05
, 5F083JA02
, 5F083JA06
, 5F083JA14
, 5F083JA15
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083KA02
, 5F083KA05
, 5F083KA15
, 5F083KA17
, 5F083KA20
, 5F083MA06
, 5F083MA16
, 5F083MA17
, 5F083MA19
, 5F083MA20
, 5F083PR42
, 5F083PR43
, 5F083PR44
, 5F083PR45
, 5F083PR47
, 5F083PR48
, 5F083PR52
, 5F083PR53
, 5F083PR54
, 5F083PR55
, 5F083ZA12
Patent cited by the Patent:
Cited by examiner (1)
-
半導体集積回路装置およびその製造方法
Gazette classification:公開公報
Application number:特願平8-052720
Applicant:株式会社日立製作所
Return to Previous Page