Pat
J-GLOBAL ID：200903002730213571
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1997316236
Publication number (International publication number)：1999135628
Application date： Oct. 31, 1997
Publication date： May. 21, 1999
Summary：
【要約】【課題】 配線膜パターンを所望とおりの形状に加工でき、また、コンタクト孔開孔の際に配線膜がエッチングされないようにする。【解決手段】 半導体基板1上に、CVD酸化膜108 を形成する工程と、前記CVD酸化膜108 上に熱酸化膜109 を形成する工程と、多結晶シリコン膜110 /タングステンシリサイド膜111 からなる導電膜を形成する工程と、導電膜上にシリコン窒化膜112 を形成する工程と、シリコン窒化膜112 上にCVD酸化膜113 を形成する工程と、前記CVD酸化膜113 およびシリコン窒化膜112 を所定形状にパターニングする工程と、前記CVD酸化膜113 およびシリコン窒化膜112 をマスクにして導電膜を所定形状にパターニングする工程と、前記CVD酸化膜113を除去する工程と、窒化膜サイドウォール5 を形成する工程と、前記半導体基板1まで達するコンタクト孔を形成する工程とを備える。
Claim (excerpt)：
半導体基板上に、第一の絶縁膜を形成する第一の工程と、前記第一の絶縁膜上に、前記第一の絶縁膜とは異なる第二の絶縁膜を形成する第二の工程と、前記第二の絶縁膜上に、導電膜を形成する第三の工程と、前記導電膜上に、前記第一および第二の絶縁膜とは異なる第三の絶縁膜を形成する第四の工程と、前記第三の絶縁膜上に、前記第二の絶縁膜および前記第三の絶縁膜とは異なる第四の絶縁膜を形成する第五の工程と、前記第四の絶縁膜上にレジスト膜を塗布し、前記レジスト膜をマスクにして前記第四および第三の絶縁膜をエッチングにより所定形状にパターニングする第六の工程と、前記第六の工程後、前記レジスト膜を除去する第七の工程と、前記第七の工程後、前記第三および第四の絶縁膜をマスクにして前記導電膜を所定形状にパターニングする第八の工程と、前記第八の工程後、前記第四の絶縁膜を除去する第九の工程と、前記第九の工程後、前記半導体基板上に前記第一および第二の絶縁膜とは異なる第五の絶縁膜を形成する第十の工程と、前記第五の絶縁膜をエッチングして、前記導電膜の側面にサイドウォール膜を形成する第十一の工程と、前記第十一の工程後、前記第一および第二の絶縁膜に、前記半導体基板まで達するコンタクト孔を形成する第十二の工程とを備えることを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/768
, H01L 21/28
, H01L 27/108
, H01L 21/8242
H01L 21/90 C
, H01L 21/28 L
, H01L 27/10 621 B
