Pat
J-GLOBAL ID：200903002808498918
半導体メモリ装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
高月 猛
Gazette classification：公開公報
Application number (International application number)：1992320143
Publication number (International publication number)：1993258577
Application date： Nov. 30, 1992
Publication date： Oct. 08, 1993
Summary：
【要約】【目的】共有型のセンスアンプをもち、該センスアンプを共有するビットライン対を分離する分離ゲートを備え、低レベルの電源電圧を使用する高集積半導体メモリ装置で、分離ゲートのしきい電圧により降下されることなく完全な電源電圧レベルのデータを伝送できるようにする。【構成】DRAMに一般的に用いられる高電圧発生回路等で発生される例えば2Vcc程度のレベルの高電圧Vppを電圧源とする第1インバータ31、32から構成され、ブロック選択信号が論理“ハイ”で入力されるとこれに応じてVppレベルとなるビットライン分離制御信号φISOを出力するビットライン分離制御信号発生手段を設け、このビットライン分離制御信号φISOをビットライン対の分離ゲートに供給するようにしている。
Claim (excerpt)：
共有型のセンスアンプを備え、該センスアンプを共有するビットラインに分離ゲートを有する半導体メモリ装置において、電源電圧より高くされた高電圧を入力とし、これを基に、少なくとも分離ゲートのしきい電圧分電源電圧より高い電圧を有するビットライン分離制御信号を出力するビットライン分離制御信号発生手段を備えていることを特徴とする半導体メモリ装置。
Patent cited by the Patent：
Cited by examiner (5)
Show all
Return to Previous Page
