Pat

J-GLOBAL ID：200903002862940120

半導体集積回路の製造方法

Inventor： 村瀬 裕明 ,  藤木 剛 ,  山田 良行 ,  川田 浩二
Applicant, Patent owner： 大阪瓦斯株式会社
Agent (1)： 三枝 英二 (外4名)
Gazette classification：公開公報
Application number (International application number)：1993072694
Publication number (International publication number)：1994291273
Application date： Mar. 31, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】 設計値からの誤差を減少させることことができ、有害な薬品を使うような工程を極力省くことができ、コスト的にも安く、簡便な導電層の形成を可能とする半導体集積回路の製造方法を提供することを主な目的とする。【構成】 1. 半導体基板上に導電層を積層し、配線部および電極を形成する半導体集積回路の製造方法において、前記導電層としてポリシランを使用し、これにパターニング用マスクを通して紫外線を照射し、紫外線を照射された部分を絶縁層化することにより、配線部および電極を形成することを特徴とする半導体集積回路の製造方法。2. 上記項1に記載の半導体集積回路の製造方法において、DRAMのメモリセルの容量部の形成に際し、容量電極部と容量対極部とを同時に形成する半導体集積回路の製造方法。

Claim (excerpt)：

半導体基板上に導電層を積層し、配線部および電極を形成する半導体集積回路の製造方法において、前記導電層としてポリシランを使用し、これにパターニング用マスクを通して紫外線を照射し、紫外線の照射された部分を絶縁層化することにより配線部および電極を形成することを特徴とする半導体集積回路の製造方法。

IPC (3)：

H01L 27/108 ,  H01L 21/312 ,  H01L 21/3205

FI (2)：

H01L 27/10 325 C ,  H01L 21/88 B