Pat

J-GLOBAL ID：200903002993594995

半導体製造装置

Inventor： 武居 亜紀 ,  千葉 勝昭 ,  羽田 誠
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1991207810
Publication number (International publication number)：1993047846
Application date： Aug. 20, 1991
Publication date： Feb. 26, 1993
Summary：

【要約】【目的】受光面を回避した非接触加熱実装により受光感度の劣化を防ぐ。【構成】半導体受光素子は真空補保持機構を有するコレット(3)に保持されている。コレット先端は、素子の受光感度部を回避した構造をしている。一方回路基板は、X,Y,θ方向に微動可能なステージ(10)に保持されている。ステージに固定された基板に半導体素子を近付け、装置付属の高倍率顕微鏡を用いて位置合わせを行う。位置決め終了後荷重をかけ、真空保持機構の真空をホッットジェットに切り替え加熱。ホットジェット (N2)による熱放散防止、酸化防止作用が同時に行われフェイスダウンボンディングが実行される。【効果】(1)受光感度を劣化させることなく実装出来る。(2)ドーム型素子の実装に大きく寄与する。

Claim (excerpt)：

半導体受光素子(裏面入射型)をフェイスダウン法により回路基板に実装する際に加圧部が受光面を回避し、コレット側からの加熱を非接触で加熱させる機構を有する半導体製造装置。

IPC (2)：

H01L 21/60 311 ,  H05K 3/34