Pat

J-GLOBAL ID：200903003029880675

強誘電体素子及び半導体記憶装置

Inventor： 加藤 晃次
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999162678
Publication number (International publication number)：2000004002
Application date： Jun. 09, 1992
Publication date： Jan. 07, 2000
Summary：

【要約】【目的】 強誘電体が2つの電極によって挟まれた構造を有する強誘電体素子において、疲労特性と2つの電極間の絶縁耐圧を向上させる。【構成】 少なくとも一方の電極の周辺部分と、強誘電体膜との間に、常誘電体層を積層する。また、前記常誘電体層の厚みを、前記電極の周辺部分から中心部に向かって、連続的に小さくする。【効果】 電極周辺部での電界集中が緩和される。

Claim (excerpt)：

強誘電体を基質とする薄膜が2つの電極によって挟まれた構造を有する強誘電体素子において、前記電極のうち少なくとも一方の電極の、少なくとも周辺部分と前記強誘電体を基質とする薄膜との間に、常誘電体層を有することを特徴とする強誘電体素子。

IPC (8)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-049471
  
• 特開平2-248089
  
• 特開平4-206870