Pat
J-GLOBAL ID：200903003035626373
回路基板の電気特性測定方法および装置ならびに回路基板の形成方法
Inventor：
,
,
,
Applicant, Patent owner：
,
,
Agent (1)：
秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1992271408
Publication number (International publication number)：1994124811
Application date： Oct. 09, 1992
Publication date： May. 06, 1994
Summary：
【要約】【目的】 製造工程を増加することなく、回路基板に形成される薄膜素子等の抵抗値等の電気特性を測定すること。【構成】 基板上に電気特性の異なる2つの薄膜層を同一形成装置で連続して積層形成した後、上層の薄膜層を所望パターン形状に除去し、残存する部分と下層の薄膜層との間で所望電気特性の薄膜体を形成して成る回路基板において、上層の薄膜層を所望パターン形状に形成した後、該所望パターン形状に形成するためのレジストを除去する前に、該レジストの一部を剥離して測定ヘッドを接触させ、上層の薄膜層と下層の薄膜層と間の電気特性を測定する。
Claim 1：
基板上に導電性のある膜を形成した後、その膜を所定パターン形状に除去して電気回路を形成して成る回路基板において前記膜の電気特性を測定する電気特性測定方法であって、前記膜を所定パターン形状に形成した後、該所定パターン形状に形成するためのレジストを除去する前に、該レジストの一部を剥離して膜の一部を露出させ、この露出部位に測定ヘッドを接触させ、所望パターン形状に形成した膜の電気特性を測定することを特徴とする回路基板の電気特性測定方法。
IPC (2)：
Return to Previous Page
