Pat

J-GLOBAL ID：200903003055865927

半導体装置の製造方法及び半導体装置

Inventor： 橋本 浩一 ,  林 浩美
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1996349087
Publication number (International publication number)：1998189483
Application date： Dec. 26, 1996
Publication date： Jul. 21, 1998
Summary：

【要約】 (修正有)【課題】 シリサイド技術を用い、良好な特性を有する局所配線を作成することのできる半導体装置の製造方法を提供する。【解決手段】 絶縁領域とシリコン領域が表出した基板の該シリコン領域の上に第1の金属シリサイド膜9S,9D,9G,10を形成する。第1の金属シリサイド膜を覆うように、基板の表面の全領域上に、シリコンとシリサイド化反応する金属からなる金属膜8,11を堆積する。金属膜の表面上にシリコン膜12を堆積する。シリコン膜及び金属膜をパターニングし、基板表面のシリコン領域の一部から絶縁領域の一部まで延在するシリコン膜と金属膜との積層からなる積層パターンを形成する。積層パターンを加熱してシリサイド化反応を起こし、第2の金属シリサイド層15S,15Dを形成する。

Claim (excerpt)：

絶縁領域とシリコン領域が表出した基板の該シリコン領域の上に第1の金属シリサイド膜を形成する工程と、前記第1の金属シリサイド膜を覆うように、前記基板の表面の全領域上に、シリコンとシリサイド化反応する金属からなる金属膜を堆積する工程と、前記金属膜の表面上にシリコン膜を堆積する工程と、前記シリコン膜及び前記金属膜をパターニングし、前記基板表面のシリコン領域の一部から絶縁領域の一部まで延在するシリコン膜と金属膜との積層からなる積層パターンを形成する工程と、前記積層パターンを加熱してシリサイド化反応を起こし、第2の金属シリサイド層を形成する工程とを有する半導体装置の製造方法。

IPC (5)：

H01L 21/28 301 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 29/43 ,  H01L 29/78

FI (4)：

H01L 21/28 301 S ,  H01L 27/10 381 ,  H01L 29/46 T ,  H01L 29/78 301 G