Pat
J-GLOBAL ID：200903003076805509
半導体装置
Inventor：
,
,
,
Applicant, Patent owner：
,
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991291285
Publication number (International publication number)：1993006958
Application date： Nov. 07, 1991
Publication date： Jan. 14, 1993
Summary：
【要約】【目的】この発明の目的は、静電放電時あるいはテスト用の負電位入力(VIL)印加時に、基板電位が不安定になることを防止でき、入力保護回路部以外の基板電位を使用しているトランジスタの破壊あるいは誤動作を防止する。【構成】半導体基板(11)には、ウェル領域(17)が形成され、このウェル領域(17)には、外部信号が入力される入力パッド(18)が接続された第1の半導体領域(12)が設けられている。この第1の半導体領域12の両側に位置するウェル領域(17)には、接地電位Vssが印加された第2の半導体領域(13,14) が形成され、ウェル領域(17)内で第2の半導体領域(13,14) の周囲には、接地電位Vssが印加された第3の半導体領域(15)が形成されている。したがって、入力パッド(18)と接地電位Vssの相互間には、寄生トランジスタ(19)と寄生ダイオード(10)の並列回路が形成されるため、半導体基板(11)のトランジスタの破壊あるいは誤動作を防止できる。
Claim (excerpt)：
第1導電型の半導体基板と、この半導体基板の表面領域の一部に形成された第2導電型のウェル領域と、このウェル領域の表面領域の一部に形成され、外部信号が入力される入力パッドに接続された第1導電型の第1の半導体領域と、前記ウェル領域の表面領域の一部にそれぞれ形成され、一定の電位がそれぞれ印加される第1導電型の第2の半導体領域および第2導電型の第3の半導体領域とを有し、前記ウェル領域は、前記第1,第2,第3の半導体領域以外の半導体領域を含まず、前記半導体基板内に設けられた他の半導体回路から独立していることを特徴とする半導体装置。
IPC (3)：
H01L 27/04
, H01L 27/088
, H01L 27/108
H01L 27/08 102 F
, H01L 27/10 325 V
Cited by examiner (6)
Show all
Return to Previous Page
