Pat

J-GLOBAL ID：200903003094646841

半導体装置の製造方法及び半導体装置

Inventor： 竹若 博基 ,  鴨島 隆夫 ,  泉谷 淳子
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001157026
Publication number (International publication number)：2002353161
Application date： May. 25, 2001
Publication date： Dec. 06, 2002
Summary：

【要約】【課題】 CMP処理後に表面の窪み内に研磨材が残留することを抑制又は回避し得る半導体装置の製造方法を得る。【解決手段】 チタンナイトライド膜5を形成した後、タングステン膜6を全面に形成する。反応温度を430°C程度に設定し、Ar,N2:30Torrの雰囲気中で、まず、反応ガスとして、WF6:50sccm、SiH4:10sccm、H2:1000sccmを用いて、100nm程度の膜厚のseed層を積層する。その後、Ar,N2:80Torrの雰囲気中で、反応ガスとして、WF6:75sccm、H2:500sccmを用いて、300nm程度の膜厚を積層する。タングステン膜6は、CMP処理に用いる研磨材50がグレイン間に付着し難い程度に粒径が細かい柱状のグレイン6aを有している。具体的にタングステン膜6は、直径が10〜20nm程度のグレイン6aを有している。

Claim (excerpt)：

(a)基板を準備する工程と、(b)前記基板上に第1の膜を形成する工程と、(c)前記第1の膜の上面を前記基板の方向に部分的に掘り下げることにより、凹部を形成する工程と、(d)前記工程(c)によって得られた構造上に、前記凹部内を完全に充填しない膜厚で、第2の膜を形成する工程と、(e)前記第1の膜の前記上面よりも上方に位置する部分の前記第2の膜を、研磨によって除去する工程とを備え、少なくとも前記第2の膜の上面内には、前記工程(e)における研磨に用いられる研磨材がグレイン間の隙間に付着し難い程度に粒径が細かいグレインを有する微細グレイン層が形成されていることを特徴とする、半導体装置の製造方法。

IPC (5)：

H01L 21/28 301 ,  H01L 21/304 622 ,  H01L 21/304 ,  H01L 21/306 ,  H01L 21/3205

FI (5)：

H01L 21/28 301 R ,  H01L 21/304 622 N ,  H01L 21/304 622 X ,  H01L 21/88 K ,  H01L 21/306 M

F-Term (54)：

4M104AA01 ,  4M104BB30 ,  4M104CC01 ,  4M104DD08 ,  4M104DD16 ,  4M104DD37 ,  4M104DD43 ,  4M104DD45 ,  4M104DD64 ,  4M104DD75 ,  4M104EE05 ,  4M104EE16 ,  4M104FF18 ,  4M104FF22 ,  4M104GG20 ,  4M104HH12 ,  4M104HH13 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033LL08 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP03 ,  5F033PP04 ,  5F033PP06 ,  5F033PP15 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ91 ,  5F033RR04 ,  5F033RR09 ,  5F033SS04 ,  5F033SS15 ,  5F033SS21 ,  5F033WW01 ,  5F033XX01 ,  5F033XX02 ,  5F033XX21 ,  5F033XX31 ,  5F043DD16 ,  5F043FF07 ,  5F043GG02 ,  5F043GG04