Pat
J-GLOBAL ID:200903003149794080
半導体記憶装置
Inventor:
Applicant, Patent owner:
Agent (2):
伊丹 勝
, 田村 和彦
Gazette classification:公開公報
Application number (International application number):2006012648
Publication number (International publication number):2007193910
Application date: Jan. 20, 2006
Publication date: Aug. 02, 2007
Summary:
【課題】高速演算可能なエラー検出訂正回路を搭載した半導体記憶装置を提供する。【解決手段】エラー検出訂正回路が搭載された半導体記憶装置において、前記エラー検出訂正回路は、複数ビットのエラー訂正が可能な巡回符号を用いたものであって、エラー訂正可能な最大ビット数対応の次数を持つ情報多項式の中から、情報ビットとして利用する次数が、シンドローム多項式の計算規模が可及的に小さくなるように選択されている。【選択図】図1
Claim (excerpt):
エラー検出訂正回路が搭載された半導体記憶装置において、
前記エラー検出訂正回路は、複数ビットのエラー訂正が可能な巡回符号を用いたものであって、エラー訂正可能な最大ビット数対応の次数を持つ情報多項式の中から、情報ビットとして利用する次数が、シンドローム多項式の計算規模が可及的に小さくなるように選択されている
ことを特徴とする半導体記憶装置。
IPC (4):
G11C 29/42
, G11C 16/06
, G11C 16/02
, G06F 12/16
FI (4):
G11C29/00 631D
, G11C17/00 639C
, G11C17/00 641
, G06F12/16 320G
F-Term (13):
5B018GA02
, 5B018HA14
, 5B018NA06
, 5B018QA14
, 5B018RA02
, 5B125BA01
, 5B125BA19
, 5B125CA01
, 5B125DE08
, 5B125EA05
, 5B125FA06
, 5L106AA10
, 5L106BB12
Patent cited by the Patent:
Return to Previous Page