Pat
J-GLOBAL ID：200903003153683896

表示装置

Inventor：
山下 和芳

About 山下 和芳

, 
山口 裕一

About 山口 裕一

, 
原 和典

About 原 和典


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：2006239730
Publication number (International publication number)：2007188047
Application date： Sep. 05, 2006
Publication date： Jul. 26, 2007
Summary：
【課題】開口率を下げることなく画素の狭ピッチ化を実現することが可能であり、これによりさらなる表示の高精細化を図ることが可能なアクティブマトリックス型の表示装置を提供する。【解決手段】走査線4を覆う第1層間絶縁膜11上に設けられた薄膜トランジスタTrおよび容量素子Csと、これらを覆う第2層間絶縁膜15上に走査線4と交差する状態で設けられた信号線5と、これを覆う第3層間絶縁膜16上に容量素子Csに接続された状態で設けられたコモン配線6と、これを覆う第4層間絶縁膜17上に設けられた画素電極7とを備えた表示装置1において、コモン配線6と容量素子Csとは、第3層間絶縁膜16と第2層間絶縁膜15とを連続して貫通させた接続孔16aを介して接続されている。この接続孔16aは、開口幅に対する深さの比が1を超えることを特徴としている。【選択図】図4
Claim 1：
走査線を覆う状態で積層された複数の層間絶縁膜間または層間絶縁膜上に、当該走査線に交差する状態で配線された信号線、前記走査線と信号線とに接続された薄膜トランジスタ、および当該薄膜トランジスタに接続された容量素子が設けられ、 これら信号線、薄膜トランジスタ、および容量素子の上方に、さらに上層の層間絶縁膜を介してコモン配線および画素電極が設けられた表示装置において、 前記コモン配線と前記容量素子とは、これらの間に配置された複数層の層間絶縁膜を連続して貫通させた接続孔を介して直接接続され、 前記接続孔は、開口幅に対する深さの比が1を超える ことを特徴とする表示装置。
IPC (1)：
G09F 9/30
FI (1)：
G09F9/30 338
F-Term (9)：
5C094AA05 ,  5C094AA10 ,  5C094BA03 ,  5C094BA43 ,  5C094DA15 ,  5C094DB04 ,  5C094DB10 ,  5C094EA10 ,  5C094GB10
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM