Pat
J-GLOBAL ID:200903003155912590
半導体装置およびその製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
深見 久郎 (外3名)
Gazette classification:公開公報
Application number (International application number):1993228985
Publication number (International publication number):1995086430
Application date: Sep. 14, 1993
Publication date: Mar. 31, 1995
Summary:
【要約】【目的】 半導体基板内に容量素子を形成することにより、半導体装置の微細化を図り、かつ、素子間の接続の信頼性の向上を可能とする半導体装置およびその製造方法を提供する。【構成】 p基板2の主表面に記憶回路領域3000と周辺回路領域1000,2000とを備えており、記憶回路領域3000を含むpウェル8と、周辺回路領域1000を含むpウェル6とを、nウェル4により下方から包囲している。
Claim (excerpt):
第1導電型の半導体基板の主表面に、記憶回路領域と周辺回路領域とを備えた半導体装置であって、前記記憶回路領域を含む第1導電型の第1不純物領域と、前記周辺回路領域を含む第1導電型の第2不純物領域と、前記第1不純物領域と前記第2不純物領域とを下方より包囲する第2導電型の第3不純物領域と、を有する半導体装置。
IPC (4):
H01L 21/8242
, H01L 27/108
, H01L 21/8238
, H01L 27/092
FI (2):
H01L 27/10 325 R
, H01L 27/08 321 B
Patent cited by the Patent:
Cited by examiner (13)
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平3-272832
Applicant:三菱電機株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願平3-342802
Applicant:株式会社東芝
-
特開平1-186663
-
特開平3-149866
-
特開平3-289166
-
特開平4-251970
-
特開昭63-310161
-
特開昭60-169161
-
特開昭59-138122
-
特開昭59-145563
-
特開昭63-124456
-
特開昭59-220960
-
特開昭59-107557
Show all
Return to Previous Page