Pat
J-GLOBAL ID:200903003173797340
キャパシタ及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (3):
宮崎 昭夫
, 石橋 政幸
, 緒方 雅昭
Gazette classification:公開公報
Application number (International application number):2007225765
Publication number (International publication number):2009059889
Application date: Aug. 31, 2007
Publication date: Mar. 19, 2009
Summary:
【課題】60nm以降、特に45nmレベルのDRAMキャパシタの量産に対応可能で、誘電率が高く、かつリーク電流の少ない誘電体膜とその形成方法を提供する。【解決手段】上部電極501及び下部電極504間に誘電体膜を介在させてなる半導体装置のキャパシタにおいて、該キャパシタの誘電体膜は、酸化ハフニウム502と酸化チタン503を交互に原子層レベルで積層した膜を含むことを特徴とし、特にHf/(Hf+Ti)=10〜45atomic%となる組成比で積層し、400〜600°Cで高速熱処理した膜である。【選択図】図5
Claim 1:
上部電極及び下部電極間に誘電体膜を介在させてなる半導体装置のキャパシタにおいて、該キャパシタの誘電体膜は、酸化ハフニウムと酸化チタンを交互に原子層レベルで積層した膜を含むことを特徴とするキャパシタ。
IPC (3):
H01L 27/10
, H01L 21/316
, C23C 16/40
FI (3):
H01L27/10 451
, H01L21/316 X
, C23C16/40
F-Term (34):
4K030AA11
, 4K030AA14
, 4K030BA10
, 4K030BA42
, 4K030BA43
, 4K030BA46
, 4K030BB12
, 4K030CA04
, 4K030CA12
, 4K030FA10
, 4K030GA06
, 4K030HA01
, 4K030JA06
, 4K030KA04
, 4K030KA41
, 4K030LA15
, 5F058BA01
, 5F058BA11
, 5F058BA20
, 5F058BC03
, 5F058BD05
, 5F058BF06
, 5F058BF27
, 5F058BF37
, 5F058BH02
, 5F058BJ04
, 5F083AD60
, 5F083GA06
, 5F083JA02
, 5F083JA38
, 5F083JA40
, 5F083JA43
, 5F083JA45
, 5F083PR21
Patent cited by the Patent:
Return to Previous Page