Pat
J-GLOBAL ID:200903003210178150

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 京本 直樹 (外2名)
Gazette classification:公開公報
Application number (International application number):1992119447
Publication number (International publication number):1993315549
Application date: May. 13, 1992
Publication date: Nov. 26, 1993
Summary:
【要約】【目的】J-FETの相互コンタクタンスを大きくし又NPNトランジスタのエミッタ・コレクタ間耐圧を高くした半導体装置を得る。【構成】P+ 型分離領域5により分離された第1の島領域に底部がN+ 型イオン注入層3に接するP型ゲート領域6及びN+ 型のソース領域8,ドレイン領域9を備えたJ-FETを構成し、第2の島領域のP型ベース領域7及びN+ 型のエミッタ領域10とN+ 型のコレクタコンタクト領域11を備えたNPNトランジスタを構成する。
Claim (excerpt):
一導電型半導体基板上に設けられた高不純物濃度の逆導電型埋込層と、前記埋込層を含む表面に設けられた低不純物濃度の逆導電型エピタキシャル層と、前記エピタキシャル層に設けられ第1の島領域と前記埋込層を含む第2の島領域を区画する素子分離領域と、前記第1の島領域の底面部に設けられた高不純物濃度のイオン注入層と、このイオン注入層に接する一導電型のゲート領域とを有する接合型FETと、前記第2の島領域に設けられたバイポーラトランジスタとを有することを特徴とする半導体装置。
Patent cited by the Patent:
Cited by examiner (2)
  • 特開昭59-184559
  • 特開昭52-044577

Return to Previous Page