Pat

J-GLOBAL ID：200903003214877141

半導体記憶装置

Inventor： 早野 仁紀
Applicant, Patent owner： 日本電気アイシーマイコンシステム株式会社
Agent (1)： 桑井 清一
Gazette classification：公開公報
Application number (International application number)：1991232294
Publication number (International publication number)：1993054695
Application date： Aug. 20, 1991
Publication date： Mar. 05, 1993
Summary：

【要約】【目的】 本発明の目的は半導体記憶装置内に設ける冗長メモリセルの数を増やすことなく、不良品の救済率を向上させることである。【構成】 冗長メモリセルMCR1,MCR2,MCR3,MCR4は2つのメモリセルアレイ領域1b,1cで共有されるように配置し、スイッチングトランジスタQ11〜Q22で選択的にいずれかのメモリセルアレイ領域1b,1c中の不良メモリセルと置換される。

Claim (excerpt)：

複数の第1データ線対にそれぞれ接続された複数列の正規メモリセルで構成された第1メモリセルアレイと、複数の第1データ線対にそれぞれ接続され正規メモリセルと置換可能な第1冗長メモリセルと、複数の第2データ線対にそれぞれ接続された複数列の正規メモリセルで構成された第2メモリセルアレイと、複数の第2データ線対にそれぞれ接続され正規メモリセルと置換可能な第2冗長メモリセルとを備えた半導体記憶装置において、第1データ線対と第1冗長メモリセルとの間に設けられた第1スイッチングトランジスタと、第2データ線対と第2冗長メモリセルとの間に設けられた第2スイッチングとを有し、第1冗長メモリセルは第2冗長メモリセルに補助データ線対で接続され第1スイッチングトランジスタと第2スイッチングトランジスタは互いに独立して制御されていることを特徴とする半導体記憶装置。

IPC (2)：

G11C 29/00 301 ,  G11C 11/401

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-078187
  
• 特開平3-263697
  
• 特開昭62-217498