Pat
J-GLOBAL ID:200903003259878696

半導体メモリ装置

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1991164498
Publication number (International publication number):1993013721
Application date: Jul. 04, 1991
Publication date: Jan. 22, 1993
Summary:
【要約】【目的】占有面積の増大を抑えつつ入力保護部の保護ダイオードで発生した電子の拡散によるメモリセル記憶ノードのデータ破壊を防止する構造を実現する。【構成】P型の半導体基板を用い、外部電源電圧をチップ内部で降圧して内部回路に供給することにより外部電源電圧より低い内部電源電圧で動作する半導体メモリ装置において、外部電源電圧、内部電源電圧それぞれで動作するトランジスタが各々分離されるべく基板上に交互に形成されたN型ウェル領域、P型ウェル領域があり、このP型ウェル領域内に形成されたメモリセルトランジスタと、このP型ウェル領域のうち信号入力端に接続される保護用のP型ウェル領域を包囲するようにこの保護用のP型ウェル領域よりもさらに深い接合を持つ保護用のN型ウェル領域を有した入力保護部とを具備していることを特徴としている。
Claim (excerpt):
P型の半導体基板を用い、外部電源電圧をチップ内部で降圧して内部回路に供給することにより外部電源電圧より低い内部電源電圧で動作する半導体メモリ装置において、前記外部電源電圧、内部電源電圧それぞれで動作するトランジスタが各々分離されるべく前記基板上に交互に形成されたN型ウェル領域、P型ウェル領域と、前記P型ウェル領域内に形成されたメモリセルトランジスタと、前記P型ウェル領域のうち信号入力端に接続される保護用のP型ウェル領域を包囲するようにこの保護用のP型ウェル領域よりもさらに深い接合を持つ保護用のN型ウェル領域を有した入力保護部とを具備したことを特徴とする半導体メモリ装置。
IPC (2):
H01L 27/11 ,  H01L 27/108
FI (2):
H01L 27/10 381 ,  H01L 27/10 321

Return to Previous Page