Pat
J-GLOBAL ID:200903003309456496

半導体IC実装基板

Inventor:
Applicant, Patent owner:
Agent (1): 塚原 孝和
Gazette classification:公開公報
Application number (International application number):2007326330
Publication number (International publication number):2009152241
Application date: Dec. 18, 2007
Publication date: Jul. 09, 2009
Summary:
【課題】簡単な構造で加工が容易な低インダクタンスのビアホールを有した半導体IC実装基板を提供する。【解決手段】半導体IC実装基板1はビアホール3,4を基板本体2に設けた構造を成す。基板本体2の裏面24bに、パッド5,6と電源供給ライン51とグランドライン61とが設けられ、二端子コンデンサ210がパッド5,6に接続されている。ビアホール3,4は撚り対線形状を成し、基板本体2の表面21aから裏面24bに貫通している。ビアホール3,4の上端部31a,41aは基板本体2の表面21aに露出し、半導体IC200の電源端子201,グランド端子202を接続することができる。また、下端部34b,44bはパッド5,6に接続されている。ビアホール3(4)は、各層21〜24で傾斜する4個のビアホール部31〜34(41〜44)で構成され、基板本体2の積層方向に螺旋状を成す。【選択図】図1
Claim (excerpt):
表面に半導体ICが実装可能な基板本体と、この基板本体の表面から裏面に向けて貫通する少なくとも1対のビアホールとを備える半導体IC実装基板であって、 上記1対のビアホールを、撚り対線形状に形成した、 ことを特徴とする半導体IC実装基板。
IPC (1):
H01L 23/12
FI (3):
H01L23/12 N ,  H01L23/12 E ,  H01L23/12 B
Patent cited by the Patent:
Cited by applicant (2)

Return to Previous Page