Pat

J-GLOBAL ID：200903003334208065

半導体素子およびその製造方法

Inventor： 八木原 剛 ,  岡 貞治 ,  三浦 明 ,  小林 信治 ,  藤田 忠重
Applicant, Patent owner： 株式会社テラテック
Agent (1)： 井出 直孝
Gazette classification：公開公報
Application number (International application number)：1995226720
Publication number (International publication number)：1997074103
Application date： Sep. 04, 1995
Publication date： Mar. 18, 1997
Summary：

【要約】【課題】 SiGeとSiとの接触を形成する際のGeの偏析を抑制する。【解決手段】 Geが含まれる領域にSnを導入する。

Claim (excerpt)：

Si基板上にSiおよびGeからなる層を結晶成長させる工程を含む半導体素子の製造方法において、少なくともGeが含まれる層にSnを導入することを特徴とする半導体素子の製造方法。

IPC (4)：

H01L 21/331 ,  H01L 29/73 ,  H01L 21/203 ,  H01L 29/205

FI (3)：

H01L 29/72 ,  H01L 21/203 M ,  H01L 29/205

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭62-159416
  
• 特開平3-209833