Pat

J-GLOBAL ID：200903003339801163

情報処理装置およびそれを利用したブリッジ

Inventor： 丹羽 義勝 ,  赤井 隆志 ,  桝永 慎哉
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山口 邦夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000143638
Publication number (International publication number)：2001326670
Application date： May. 16, 2000
Publication date： Nov. 22, 2001
Summary：

【要約】【課題】1394ブリッジを通じてアイソクロナス通信を行う際に、アイソクロナス・データの転送処理の効率化を図る。【解決手段】1394OHCI部124aのアイソクロナス受信用コンテキストコントロール・レジスタのフォワードストリーム・ビットを“1”にセットし、メモリ112に格納する各アイソクロナスチャネルの受信データを、送信データと同じヘッダ情報を持つように共通化する。CPU111は、1394OHCI部124bのアイソクロナス送信用コンテキストコントロール・レジスタのフォワードストリーム・ビットが“1”であることを確認し、メモリ112に格納されている各チャネルの送信すべきデータより、受信時にのみ必要な情報(時間情報及び受信状態を示す情報)を削除するだけで、データの加工処理をすることなく、各アイソクロナスチャネルの送信データを作成できる。

Claim (excerpt)：

複数チャネルのデータを混在して記憶し、単一のDMAチャネルで制御可能な記憶手段と、上記複数のチャネルのうち送出すべきチャネルを指定するチャネル指定手段と、上記チャネル指定手段で指定されたチャネルのデータを、上記記憶手段より、上記単一のDMAチャネルで制御して出力するデータ出力手段とを備えることを特徴とする情報処理装置。

IPC (5)：

H04L 12/46 ,  H04L 12/28 ,  G06F 13/12 330 ,  G06F 13/38 350 ,  H04L 29/02

FI (4)：

G06F 13/12 330 A ,  G06F 13/38 350 ,  H04L 11/00 310 C ,  H04L 13/00 301 Z

F-Term (28)：

5B014EA03 ,  5B014GC02 ,  5B077NN02 ,  5K033AA01 ,  5K033AA09 ,  5K033BA01 ,  5K033BA15 ,  5K033CB01 ,  5K033CB08 ,  5K033CC01 ,  5K033DA05 ,  5K033DB01 ,  5K033DB19 ,  5K034AA02 ,  5K034CC02 ,  5K034EE06 ,  5K034FF02 ,  5K034HH04 ,  5K034HH07 ,  5K034HH12 ,  5K034HH14 ,  5K034HH16 ,  5K034HH17 ,  5K034HH18 ,  5K034KK21 ,  5K034MM11 ,  5K034MM24 ,  5K034MM31