Pat

J-GLOBAL ID：200903003347440382

CMOS増幅器

Inventor： 弓長 浩司
Applicant, Patent owner： 日本電気アイシーマイコンシステム株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992079730
Publication number (International publication number)：1993283949
Application date： Apr. 01, 1992
Publication date： Oct. 29, 1993
Summary：

【要約】 (修正有)【目的】出力段のアイドリング電流を小さくしても、アイドリング電流の数倍の出力電流を得ることのできるCMOS増幅器。【構成】下記のMOSトランジスタの組合せでカレントミラー回路を構成する。?@PMOSトランジスタQ3,Q4。?ANMOSトランジスタQ3,Q6。?BPMOSトランジスタQ9,Q8。?CNMOSトランジスタQ11,Q12。?DMOSトランジスタQ5,Q7。下記の組合せのMOSトランジスタのチャンネルサイズ比(チャンネル幅/チャンネル長)を等しく設定する。?@PMOSトランジスタQ3,Q6,Q8およびNMOSトランジスタQ7。?APMOSトランジスタQ4,NMOSトランジスタQ12。?BPMOSトランジスタQ9,Q10,NMOSトラジスタQ11,Q5。

Claim (excerpt)：

第1導電型の2つのMOS電界効果トランジスタと定電流源とからなる差動対と、それぞれのソースが第1電源線に接続された2つの第2導電型MOS電界効果トランジスタからなる負荷としての第1のカレントミラー回路とを有し、反転出力端を前記カレントミラー回路の電流入力端とし、非反転出力端を電流出力端とする構成の差動増幅器と、ソースが前記第1電源線に接続された第2導電型の第1のMOS電界効果トランジスタと、ソースが第2電源線に接続された第1導電型の第2のMOS電界効果トランジスタとを出力端子を共通にして直列に接続してなり、前記第1のMOS電界効果トランジスタのドレイン電流は、前記差動増幅器の非反転出力電位によって制御され、前記第2のMOS電界効果トランジスタのドレイン電流は、前記差動増幅器の反転出力端電位によって電流値が制御される第2のカレントミラー回路の出力電流として制御される構成の出力段とを含むCMOS増幅器において、それぞれのソースが前記第1の電源線に接続された第2導電型の2つのMOS電界効果トランジスタからなり、電流入力端が前記差動増幅器の非反転出力端に接続される第3のカレントミラー回路と、それぞれのソースが前記第2の電源線に接続された第1導電型の2つのMOS電界効果トランジスタからなり、電流入力端が前記第3のカレントミラー回路の電流出力端に接続され、電流出力端が前記第2のカレントミラー回路の電流入力端に接続される第4のカレントミラー回路とを備えたことを特徴とするCMOS増幅器。

IPC (3)：

H03F 3/345 ,  H03K 19/0175 ,  H03K 19/0948

FI (2)：

H03K 19/00 101 A ,  H03K 19/094 B