Pat

J-GLOBAL ID：200903003354119328

テスト回路形成方法

Inventor： 浅田 浩二
Applicant, Patent owner： ヤマハ株式会社
Gazette classification：公開公報
Application number (International application number)：1992101975
Publication number (International publication number)：1993273313
Application date： Mar. 27, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】半導体ウエハー上に形成された複数の製品チップの評価テスト効率的に行うことが可能なテスト回路形成方法を提供する。【構成】複数の製品チップ3が形成されたウエハーと同一のウエハー上に、製品チップとは別個に、テスト専用チップ2を形成する。また、テスト専用チップは、複数の製品チップに共有して接続させる。また、テスト専用チップ2にテスト信号発生回路22、デジタル/アナログ変換回路25、アナログ/デジタル変換回路26等を集積させる。また、テスト専用チップ2は1個の製品チップ3に対して並列にテスト信号を供給するようにする。

Claim (excerpt)：

複数の製品チップが形成された半導体ウエハーと同一の半導体ウエハー上に、前記複数の製品チップとは別個に、テスト専用回路を内蔵したテスト専用チップを形成したことを特徴とするテスト回路形成方法。

IPC (2)：

G01R 31/28 ,  H01L 21/66