Pat

J-GLOBAL ID：200903003396270093

アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム

Inventor： 笠原 幸一
Applicant, Patent owner： 東芝電子エンジニアリング株式会社 ,  株式会社東芝
Agent (1)： 樺澤 襄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997264123
Publication number (International publication number)：1999109313
Application date： Sep. 29, 1997
Publication date： Apr. 23, 1999
Summary：

【要約】【課題】 液晶に直流電圧を印加せず、焼き付きやフリッカの生じないアクティブマトリクス形液晶表示装置を提供する。【解決手段】 マトリクス状に複数の画素電極P(1,1)〜P(m,2n)を配設し、薄膜トランジスタT(1,1)〜T(m,2n)で制御する。隣接する2行の画素電極P(1,1)〜P(m,2n)に接続した薄膜トランジスタT(1,1)〜T(m,2n)のゲート電極25のうち、一方の行の偶数列と他方の行の奇数列を同一のアドレス線Y1 〜Y2n+1に接続する。隣接する2列の画素電極P(1,1)〜P(m,2n)に接続した薄膜トランジスタT(1,1)〜T(m,2n)のソース電極30およびドレイン電極31間のうち、双方の列の偶数行同士と奇数行同士を交互に設ける。同じ列の隣接する奇数行と偶数行に属する2つの画素電極P(1,1)〜P(m,2n)間で液晶層を交流駆動し1表示ドットとする。

Claim (excerpt)：

複数の行および列を有するマトリクス状に配列された複数の画素電極、これら複数の画素電極の行方向に沿ってそれぞれ設けられた複数のアドレス線、前記複数の画素電極の列方向に沿ってそれぞれ設けられた複数のデータ線、および、前記複数の画素電極毎に設けられ、ゲートは対応するアドレス線に接続されるとともにソースおよびドレインは対応する画素電極およびデータ線間に接続された薄膜トランジスタを有する第1の透光性基板と、この第1の透光性基板に対向し対向電極を有する第2の透光性基板と、これら第1の透光性基板および第2の透光性基板間に挟持された液晶とを具備したアクティブマトリクス形液晶表示装置において、隣接する2行の画素電極にそれぞれ接続された隣接する薄膜トランジスタは、一方の行の偶数列に属する薄膜トランジスタのゲートと他方の行の奇数列に属する薄膜トランジスタのゲートとが同一のアドレス線に接続され、隣接する2列の画素電極にそれぞれ接続された隣接する薄膜トランジスタは、双方の列の偶数行に属する薄膜トランジスタのソースおよびドレインのいずれか一方が接続されたデータ線と奇数行に属する薄膜トランジスタのソースおよびドレインのいずれか一方が接続されたデータ線とが交互に設けられ、同じ列の隣接する奇数行および偶数行に属する2つの画素電極間で前記液晶を交流駆動し、これら画素電極を1表示ドットとすることを特徴とするアクティブマトリクス形液晶表示装置。

IPC (2)：

G02F 1/133 550 ,  G09G 3/36

FI (2)：

G02F 1/133 550 ,  G09G 3/36