Pat

J-GLOBAL ID：200903003402844587

デバッグ装置

Inventor： 堀 江 不二夫 ,  渡 辺 浩 ,  山 田 一 郎
Applicant, Patent owner： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994084911
Publication number (International publication number)：1995295849
Application date： Apr. 22, 1994
Publication date： Nov. 10, 1995
Summary：

【要約】【目的】 デバッグ装置を用いたデバッグ作業において、ユーザが応用プログラムの実行をブレークしたとき、デバッグ装置に接続された電気装置がデバッグ装置の不正な出力から保護されるようにする。【構成】 デバッグ作業において、評価用CPUがブレーク指令(条件)に応答して応用プログラムの実行を停止したとき、評価用CPUの入出力ポートの出力を、安全値を保持しているレジスタの出力あるいは割込処理による出力に素早く切換え、デバッグ装置に接続される電気装置の安全を図る。【効果】 評価用CPUが応用プログラムの実行を停止する際に、ユーザが予め設定した出力状態が評価用CPUの入出力ポートに設定されるので、ブレークによって、デバッグ装置に接続された電気装置に不具合な出力が供給されるという事態を回避することが可能となる。

Claim (excerpt)：

電気装置の制御をマイクロコンピュータに実行させる応用プログラムのデバッグ作業を支援するデバッグ装置であって、前記電気装置を出力ポートに接続して前記応用プログラムを実行する評価用マイクロコンピュータと、前記評価用マイクロコンピュータが予め定められたプログラムステップを実行したときに前記評価用マイクロコンピュータに実行停止指令信号を供給するブレーク制御部と、前記応用プログラムとは別途に入力された前記電気装置への制御信号を保持する信号保持手段と、前記実行停止指令信号の不存在に応答して前記評価用マイクロコンピュータの出力を前記電気装置に中継し、前記実行停止指令信号の存在に応答して前記信号保持手段の出力を前記電気装置に中継する出力切換部と、を備えることを特徴とするデバッグ装置。

IPC (2)：

G06F 11/22 310 ,  G06F 11/28

Patent cited by the Patent：

Cited by examiner (1)

• マイクロコンピュータ開発支援装置
  Gazette classification：公開公報   Application number：特願平4-115422   Applicant：日本電気株式会社