Pat

J-GLOBAL ID：200903003438535840

多重プロセッサ多成分アーキテクチャのための統一メモリ管理システム

Inventor： ジェラルド ショーヴェル ,  セルジュ ラッセール ,  ドミニク ベノイト ジャクエス デ インベルノ
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000207122
Publication number (International publication number)：2001051958
Application date： Jul. 07, 2000
Publication date： Feb. 23, 2001
Summary：

【要約】【課題】 高性能のメモリ管理を行うことができる多重プロセッサ多成分アーキテクチャのための統一メモリ管理システムを提供する。【解決手段】 多重プロセッサ・システム8は、DSP10と、プロセッサ・ユニット(MPU)21と、コプロセッサ30と、DMAチヤンネル31とを備えた、多重プロセッシング・デバイスを有する。いくつかのデバイスは、外部共有メモリ20にマップされた大きな仮想アドレス・スペースでもってデバイス10、21、30、31が動作することを可能にするMMU19、32を有することができる。MMU19、32は、外部共有メモリ20に関連する物理アドレスと仮想アドレスとの間の変換を実行することができる。共有メモリ20へのアクセスは、統一メモリ管理システムを用いて制御される。

Claim (excerpt)：

共有メモリと、前記共有メモリへのアクセスを制御するためのそれぞれのメモリ管理ユニットを有する複数個のプロセッシング・デバイスと、前記メモリ管理ユニットによって前記共有メモリへのアクセスを制御するための世界的統一メモリ管理システムと、を有する多重プロセッサ・プロセッシング・システム。

IPC (4)：

G06F 15/167 ,  G06F 12/10 555 ,  G06F 12/10 559 ,  G06F 15/16 610

FI (4)：

G06F 15/167 A ,  G06F 12/10 555 ,  G06F 12/10 559 ,  G06F 15/16 610 G

Patent cited by the Patent：

Cited by examiner (1)

• 特開昭61-018053