Pat

J-GLOBAL ID：200903003480691363

半導体素子の電極形成方法

Inventor： 小神野 毅 ,  相田 宏之 ,  柴田 光義
Applicant, Patent owner： 古河電気工業株式会社
Gazette classification：公開公報
Application number (International application number)：1992280639
Publication number (International publication number)：1994112532
Application date： Sep. 25, 1992
Publication date： Apr. 22, 1994
Summary：

【要約】【目的】 長期信頼性に優れた半導体発光素子の電極形成方法を提供する。【構成】 半導体層上に電流狭窄窓を有する半導体からなる電流阻止層2および前記電流狭窄窓よりも窓面積の大きい電流狭窄窓を有する絶縁膜1が形成された半導体素子上に、コンタクト膜11、バリア膜12およびAu膜10が積層された電極を形成する半導体素子の電極形成方法において、コンタクト膜11とバリア膜12を順次積層したのち、熱処理を施し、次いでAu膜10を積層する。

Claim (excerpt)：

半導体層上に電流狭窄窓を有する半導体からなる電流阻止層および前記電流狭窄窓よりも窓面積の大きい電流狭窄窓を有する絶縁膜が形成された半導体素子上に、コンタクト膜、バリア膜およびAu膜が積層された電極を形成する半導体素子の電極形成方法において、コンタクト膜とバリア膜を順次積層したのち、熱処理を施し、次いでAu膜を積層することを特徴とする半導体素子の電極形成方法。

IPC (2)：

H01L 33/00 ,  H01L 21/28 301