Pat

J-GLOBAL ID：200903003505381941

半導体装置の実装方法

Inventor： 八木 能彦 ,  東 和司 ,  塚原 法人 ,  熊谷 浩一
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 石原 勝
Gazette classification：公開公報
Application number (International application number)：1994322032
Publication number (International publication number)：1996181144
Application date： Dec. 26, 1994
Publication date： Jul. 12, 1996
Summary：

【要約】【目的】 回路基板の各電極の厚みにバラツキがあっても、回路基板に反りや、うねりがあっても、半導体装置の複数の突起電極を、回路基板上の複数の電極に、信頼性良く、一括接続する半導体装置の実装方法の提供。【構成】 半導体装置1の各電極2に突起電極3を設け、これらの突起電極3を、電気回路が形成された回路基板8の各電極9に接続する半導体装置の実装方法において、半導体装置1の電極2上に突起電極3を形成した後、この半導体装置1の前記突起電極3を実装すべき回路基板8の対応する電極9上に位置決めし、加圧して、前記半導体装置1の各突起電極3の先端の形状を変形し、前記各突起電極3の高さを、前記回路基板8の各電極9の高さの実態に整合させる。

Claim 1：

半導体装置の各電極に突起電極を設け、これらの突起電極を、電気回路が形成された回路基板の各電極に接続する半導体装置の実装方法において、半導体装置の電極上に突起電極を形成した後、この半導体装置の前記突起電極を実装すべき回路基板の対応する電極上に位置決めし、加圧して、前記半導体装置の各突起電極の先端の形状を変形し、前記各突起電極の高さを、前記回路基板の各電極の高さの実態に整合させることを特徴とする半導体装置の実装方法。

IPC (3)：

H01L 21/321 ,  H01L 21/60 311 ,  H01L 21/603

FI (2)：

H01L 21/92 602 Q ,  H01L 21/92 604 F

Patent cited by the Patent：

Cited by examiner (3)

• 半導体チップのバンプ形成方法
  Gazette classification：公開公報   Application number：特願平4-271594   Applicant：富士通株式会社
• 特開平2-110950
  
• 特開平2-110950