Pat

J-GLOBAL ID：200903003507874678

シリコン製FETの製造方法

Inventor： イジック シー.キジルヤリー ,  セーレッシュ マンシン マーチャント ,  プラディップ クマー ロイ
Applicant, Patent owner： ルーセント テクノロジーズ インコーポレイテッド
Agent (1)： 三俣 弘文
Gazette classification：公開公報
Application number (International application number)：1999353614
Publication number (International publication number)：2000183349
Application date： Dec. 13, 1999
Publication date： Jun. 30, 2000
Summary：

【要約】【課題】 五酸化タンタル製のゲート誘電体層を有する、シリコン製MOSトランジスタのゲート電極の製造方法を提供する。【解決手段】 本発明のゲート電極16は、珪化タングステン層18、そして好ましくはタングステン珪素窒化物層17を含有する。このタングステン珪素窒化物層17/珪化タングステン層18が、5酸化タンタル層13中の酸素欠損を阻止する。これらの層は、PVD装置内で、in situ で形成される。

Claim (excerpt)：

(A)シリコン製基板(41)上の選択された領域に、五酸化タンタル製の誘電体層(42)を形成するステップと、(B)前記誘電体層(42)の上に多層ゲート誘電体層(17、18)を堆積するステップとを有し、前記多層ゲート誘電体層(17、18)は、タングステン珪化窒化物層(17)と導電体層(18)からなる合成層を含むことを特徴とするシリコン製FETの製造方法。

IPC (5)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/283 ,  H01L 21/285 ,  H01L 21/285 301

FI (5)：

H01L 29/78 301 G ,  H01L 21/28 301 T ,  H01L 21/283 C ,  H01L 21/285 S ,  H01L 21/285 301 T

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭59-108358
  
• 特開昭59-108358
  
• 特開昭59-108358
  
• 半導体集積回路用受動素子の製造方法
  Gazette classification：公開公報   Application number：特願平5-064922   Applicant：松下電器産業株式会社
• 特開平2-036559