Pat
J-GLOBAL ID：200903003528591668

部品取り付け後回路形成する実装工法に用いるパッチランドの製造方法

Inventor：
園田 善章

About 園田 善章


Applicant, Patent owner：
園田 善章

About 園田 善章


Gazette classification：公開公報
Application number (International application number)：2005090744
Publication number (International publication number)：2006278390
Application date： Mar. 28, 2005
Publication date： Oct. 12, 2006
Summary：
【課題】汎用電子部品を用いて電子部品組み立て作業をする際、はんだ付け作業をせずに、または予め回路形成されたプリント板を用いることなしで電子部品を実装する工法において用いられるパッチランドに関し、ピン間の狭い部品あるいはピン精度の厳しい部品向けのパッチランドを製造する。【解決手段】引き剥がし容易な銅箔の接着強度であるピール強度を0.5kg/cm以下にした銅張り基板を用いて、エッチングすることによりパッチランドを形成する。【選択図】図2
Claim (excerpt)：
電子回路図によって作成された電子部品のレイアウト図に従って、絶縁基板上に電子部品を接着剤にて取り付け固定した後、絶縁基板上に導電ペーストで各電子部品の端子間を繋ぎ、配線することを特徴とする電子部品の実装において、予め各電子部品の端子となる部分にはんだ付けまたは導電ペーストで付ける金属小片(パッチランド)の製造に関し、ベース基板に接着ピール強度0.5kg/cm以下で剥離容易な銅箔35ミクロから100ミクロンを張った銅張り基板をエッチングすることによって、パッチランドを形成する製造方法。
IPC (4)：
H05K 3/34 ,  G09B 23/18 ,  H05K 3/10 ,  H05K 3/20
FI (4)：
H05K3/34 501Z ,  G09B23/18 B ,  H05K3/10 D ,  H05K3/20 Z
F-Term (21)：
2C032BD13 ,  5E319AA03 ,  5E319AB01 ,  5E319AC01 ,  5E319AC11 ,  5E319AC20 ,  5E319BB01 ,  5E319CC22 ,  5E319CD60 ,  5E319GG01 ,  5E343AA02 ,  5E343AA11 ,  5E343BB08 ,  5E343BB09 ,  5E343BB15 ,  5E343BB21 ,  5E343BB72 ,  5E343CC01 ,  5E343DD12 ,  5E343DD62 ,  5E343GG20
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM