Pat

J-GLOBAL ID：200903003531958530

半導体装置の製造方法

Inventor： 恒成 欣嗣
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 五十嵐 省三
Gazette classification：公開公報
Application number (International application number)：1996048159
Publication number (International publication number)：1997219382
Application date： Feb. 09, 1996
Publication date： Aug. 19, 1997
Summary：

【要約】【課題】 低抵抗とバリア性能の両方を満足するTiNよりなるバリアメタル層は存在しなかった。【解決手段】 Tiを一構成要素とする化合物TiCl4、TDEATあるいはTDMATにフッ化物を添加してTi-H結合からHを引き抜く。これにより、Tiの酸化を抑制して低抵抗あるいは経時的抵抗上昇を抑制しかつ高バリア性能のバリアメタル層4-A’、4-B’を得る。

Claim (excerpt)：

チタンを一構成要素とする化合物に窒素源を混合した原料ガスに、フッ化物を混入させて550°C未満の成膜室に導入し、それにより、半導体基板(1、3)上に窒化チタンよりなるバリアメタル層(4-A’)を形成する半導体装置の製造方法。

IPC (2)：

H01L 21/285 301 ,  H01L 21/768

FI (2)：

H01L 21/285 301 R ,  H01L 21/90 C