Pat

J-GLOBAL ID：200903003563505081

電極形成方法

Inventor： 井上 大二朗 ,  原田 八十雄
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 福島 祥人
Gazette classification：公開公報
Application number (International application number)：1995115761
Publication number (International publication number)：1996316170
Application date： May. 15, 1995
Publication date： Nov. 29, 1996
Summary：

【要約】【目的】 寄生容量を低減しつつ微細化が可能な電極形成方法を提供することである。【構成】 半導体基板1上に形成されたフォトレジスト2に開口部3を形成し、フォトレジスト2上および開口部3の内面に第1の絶縁膜4を形成する。フォトレジスト2の側壁部の第1の絶縁膜4を除去した後、フォトレジスト2およびその上の第1の絶縁膜4b,4cを除去し、断面台形状の第1の絶縁膜4aを形成する。全面に第2の絶縁膜5を形成して表面を平坦化し、第1の絶縁膜4aの上面が露出するまでエッチングした後、第1の絶縁膜4aを除去し、断面台形状の孔部を形成する。孔部内およびその縁部にゲート金属層を堆積させることにより、T型のゲート電極を形成する。

Claim 1：

下地層上に断面ほぼ台形の第1の層を形成し、前記第1の層の側部を絶縁材料からなる第2の層で埋め込んだ後、前記第1の層を除去することにより前記第2の層に断面ほぼ台形の孔部を形成し、前記下地層の表面に対してほぼ垂直に前記孔部の内部および縁部に電極層を堆積させることを特徴とする電極形成方法。

IPC (3)：

H01L 21/28 ,  H01L 21/338 ,  H01L 29/812

FI (2)：

H01L 21/28 A ,  H01L 29/80 F