Pat

J-GLOBAL ID：200903003625170375

相補型半導体装置の製造方法

Inventor： 伊藤 浩
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992071869
Publication number (International publication number)：1993275637
Application date： Mar. 30, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】短チャンネル効果が起りにくく、かつ工程数を短縮できる相補型半導体装置の製造方法を提供する。【構成】Nウェル2を形成するためのイオン注入のマスクとして用いた第1のシキコン酸化膜3を、再度P型MOSトランジスタ部のチャンネル領域形成のP型シリコン層5を選択エピタキシャル成長の際のマスクとして使用する。【効果】フォトリソグラフィ工程を1回に減すことことができ、製造工程が短縮できる。

Claim (excerpt)：

第1導電型の半導体基板の第1の領域が露出するマスク層を該半導体基板上に形成する工程と、前記マスク層をマスクとして前記第1導電型と逆の導電型の第2導電型の不純物を前記第1の領域に導入して第2導電型のウエルを形成する工程と、前記マスク層を再度マスクとして用いて前記ウエル上に選択的にエピタキシャル成長層を成長させて第1チャンネル領域を形成する工程とを有することを特徴とする相補型半導体装置の製造方法。

IPC (2)：

H01L 27/092 ,  H01L 27/082

FI (2)：

H01L 27/08 321 C ,  H01L 27/08 101 C