Pat
J-GLOBAL ID：200903003660450089

半導体装置の不良解析方法

Inventor：
金子 守

About 金子 守

, 
白石 智一

About 白石 智一

, 
板橋 厚

About 板橋 厚


Applicant, Patent owner：
三洋電機株式会社

About 三洋電機株式会社


Agent (1)： 芝野 正雅
Gazette classification：公開公報
Application number (International application number)：2002377552
Publication number (International publication number)：2004205440
Application date： Dec. 26, 2002
Publication date： Jul. 22, 2004
Summary：
【課題】LSIの不良箇所解析において、チップ裏面の乱反射を防ぎ適切な不良解析を行う。【解決手段】外部のリードフレーム4とボンディングワイヤ5を介して導通しているアイランド2上に搭載されたLSIチップ3、及びそれら全体をモールド樹脂6により樹脂封止されたLSIパッケージ1の不良箇所解析方法において、アイランド2の裏面側からノズル8を備えたプラスチック・モールド・オープナーによって、エッチャントとして発煙硝酸を吹きかけることでLSIチップ3の裏面に開口部10を形成する。その後、当該開口部10に露出したアイランド2を除去し、LSIチップ3の裏面を主に動物の毛などで形成した、研磨剤を染み込ませた綿棒状のバフ13を用いて、開口部10に露出したLSIチップ3の裏面を研磨することで鏡面化を実現する。【選択図】 図1
Claim 1：
半導体チップが樹脂封止されてなる半導体パッケージを用意し、前記半導体チップの裏面のモールド樹脂を第1のウエットエッチングにより除去し、前記半導体チップが接着されたアイランドを露出させる工程と、 前記アイランドを除去することにより、前記半導体チップの裏面を露出させる工程と、 前記半導体パッケージのリードフレームを介して前記半導体チップを所定の動作状態に設定し、前記半導体チップの裏面側から前記半導体チップの不良箇所からの発光を検出することにより、前記半導体チップの解析を行うことを特徴とする半導体装置の不良解析方法。
IPC (3)：
G01N21/956 ,  G01R31/26 ,  G01R31/302
FI (3)：
G01N21/956 A ,  G01R31/26 G ,  G01R31/28 L
F-Term (9)：
2G003AA07 ,  2G003AB18 ,  2G003AH00 ,  2G051AA51 ,  2G051AB06 ,  2G051AB20 ,  2G051AC30 ,  2G132AF15 ,  2G132AL11
Patent cited by the Patent：
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM