Pat
J-GLOBAL ID:200903003681635810

半導体集積回路装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 岩佐 義幸
Gazette classification:公開公報
Application number (International application number):1993322996
Publication number (International publication number):1995183399
Application date: Dec. 22, 1993
Publication date: Jul. 21, 1995
Summary:
【要約】【目的】 スタティックメモリ半導体集積回路において、配線形成プロセスを簡略化し、かつプロセスメモリセル面積の減少を図る。【構成】 基板内に形成される埋め込み層と拡散層を接続するために、接続孔の底部と拡散層をシリサイド化し、高融点金属で埋め込むことによって、埋め込み層をバルクCMOS6Tr型メモリセルを形成する電源配線及び接地配線と兼用する。
Claim (excerpt):
スタティックメモリの半導体集積回路であって、基板内に形成される埋め込み層をメモリセル内の電源配線あるいは接地配線と兼用し、かつメモリセルブロックの外側で配線に電源電圧あるいは接地電圧を供給するコンタクトを備えることを特徴とする半導体集積回路装置。
IPC (5):
H01L 21/8244 ,  H01L 27/11 ,  H01L 21/8249 ,  H01L 27/06 ,  H01L 27/10 481
FI (2):
H01L 27/10 381 ,  H01L 27/06 321 J
Patent cited by the Patent:
Cited by examiner (3)
  • 特開平1-140657
  • 特開昭63-055960
  • 特開昭58-138053

Return to Previous Page