Pat

J-GLOBAL ID：200903003687595348

半導体装置及びその製造方法

Inventor： 川村 和郎 ,  池田 和人
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998139499
Publication number (International publication number)：1999330001
Application date： May. 21, 1998
Publication date： Nov. 30, 1999
Summary：

【要約】【課題】 半導体装置及びその製造方法に関し、Cu埋込配線層或いはCuプラグからのCuの拡散を防止することによって、素子特性及び配線層構造の信頼性を高める。【解決手段】 第1の材料で構成される第1の層と第2の材料で構成される第2の層5,6,7との間に設けるバリア層8,9,10に、第1の材料及び第2の材料を構成する元素以外の元素を混入する。

Claim (excerpt)：

第1の材料で構成される第1の層と第2の材料で構成される第2の層との間にバリア層を設けた多層構造を有する半導体装置において、前記バリア層に前記第1の材料及び第2の材料を構成する元素以外の元素を混入させることを特徴とする半導体装置。

IPC (2)：

H01L 21/28 301 ,  H01L 21/3205

FI (2)：

H01L 21/28 301 R ,  H01L 21/88 R